特許

J-GLOBAL ID：200903018370990788

半導体集積回路装置およびその製造方法

発明者： 青木 英雄 ,  只木 芳隆 ,  関口 敏宏 ,  田丸 剛
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-045236
公開番号（公開出願番号）：特開平9-246394
出願日： 1996年03月01日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 MISFETのゲート電極のシート抵抗を低減する。【解決手段】 半導体基板1上にCVD法で多結晶シリコン膜5を堆積し、多結晶シリコン膜5上にCVD法でアモルファス構造のTiN膜6を堆積し、TiN膜6上にCVD法またはスパッタリング法でW膜7を堆積した後、W膜7、TiN膜6および多結晶シリコン膜5を順次パターニングしてゲート電極9を形成することにより、高温熱処理時にW膜7と多結晶シリコン膜5とが反応して高抵抗のWシリサイド層ができるのを防止する。

請求項（抜粋）：

MISFETのゲート電極を少なくとも高融点金属膜/アモルファスTiN膜/多結晶シリコン膜の3層構造で構成したことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/28 301 ,  H01L 21/3205

FI (3件)：

H01L 27/08 102 C ,  H01L 21/28 301 R ,  H01L 21/88 R