特許

J-GLOBAL ID：200903018387314638

半導体集積回路のテスト回路

発明者： 久保川 道矢
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-206667
公開番号（公開出願番号）：特開2003-021665
出願日： 2001年07月06日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 コストがかからず効率のよいテストモードをもち、外部から接続制御信号の発生を制御して半導体集積回路内部の信号線の信号を容易に観測することができる半導体集積回路のテスト回路を提供する。【解決手段】 本発明の半導体集積回路のテスト回路は、外部からのテストモ-ド設定信号15を受信し、テストモード設定信号15に応じてテストバス接続制御信号16を出力する制御信号発生部11と、テストモード時にデータを転送するテストバス20と、テストバス20に接続されたIOセル30と、テストバス接続制御信号16に応じて、テストバス20と信号線14とを接続する接続制御回路12と、接続制御回路12を介してテストバス20と信号線14とを接続する制御線13a、13bと、IOセル30に接続され、外部の機能ブロックなどを接続するPAD40と、を備えている。

請求項（抜粋）：

テストモ-ド設定信号を受信し、当該テストモード設定信号に応じてテストバス接続制御信号を出力する制御信号発生手段と、テストモード時にデータを転送するテストバスと、前記テストバスに接続され、外部とのデータの入出カを行うIO(Input/Output)セルと、前記制御信号発生手段から出カされる前記テストバス接続制御信号に応じて、前記テストバスと半導体集積回路の内部でデータが転送される信号線とを接続する接続制御回路と、を備え、前記接続制御回路は、前記テストバスと前記信号線とを制御線で接続し、前記制御信号発生手段は、前記半導体集積回路の内部に設けられた記憶手段であり、予めテストバス接続制御信号を記憶している、ことを特徴とする半導体集積回路のテスト回路。

IPC (5件)：

G01R 31/28 ,  G01R 31/317 ,  G01R 31/3185 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

G01R 31/28 W ,  G01R 31/28 A ,  H01L 27/04 T

Fターム (13件)：

2G132AA15 ,  2G132AB00 ,  2G132AG09 ,  2G132AK22 ,  2G132AL29 ,  5F038CD06 ,  5F038CD07 ,  5F038CD08 ,  5F038DF05 ,  5F038DT02 ,  5F038DT04 ,  5F038DT05 ,  5F038EZ20