特許
J-GLOBAL ID：200903018391294595
画像データ処理装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-118558
公開番号（公開出願番号）：特開平8-317393
出願日： 1995年05月17日
公開日（公表日）： 1996年11月29日
要約：
【要約】【目的】 画像データ処理装置で用いる画像メモリの容量を小さくする。【構成】 誤差拡散回路11でビット数を縮小した画像データY(n)を1行単位で画像メモリ12に書き込み、続いて、所定数の行及び列からなる1ブロック単位で読み出してラスタブロック変換を行う。画像メモリから読み出された画像データY(n)は、下位に固定データを付加し、はじめの画像データX(n)と同じビット数にしてJPEGエンコーダ14に入力する。これにより、JPEGエンコーダ17のビット数の構成を変えることなく画像メモリ12の容量を小さくすることができる。
請求項（抜粋）：
1画面の画像を形成する複数の画素にそれぞれ対応する画像データを所定数の行及び列毎にまとめられた1ブロック単位で圧縮処理を施して圧縮画像データを生成するエンコード部及び圧縮画像データに対して1ブロック単位で伸長処理を施して伸長画像データを生成するデコード部を有する画像データ処理装置において、上記エンコード部は、1行単位で連続する第1の画像データのビット数を縮小して第2の画像データを生成するデータ縮小回路と、上記第2の画像データを所定の行数毎に取り込み、所定数の行及び列毎にまとめられた1ブロック単位で取り出すブロック変換回路と、上記ブロック変換回路から取り出される上記第2の画像データの下位に一定ビット数の固定データを付加する固定データ発生回路と、上記固定データが付加された上記第2の画像データに対して1ブロック単位で所定の規則に従う圧縮処理を施して第3の画像データを生成するエンコード回路と、を有し、上記デコード部は、上記エンコード部で生成される上記第3の画像データに対して1ブロック単位で所定の規則に従う伸長処理を施して第4の画像データを生成するデコード回路と、上記第4の画像データの下位ビットを切り捨てて上位の特定ビットを第5の画像データとして取り出す選択回路と、上記第5の画像データを所定のブロック単位で取り込んで1行単位で連続して取り出す逆ブロック変換回路と、を有することを特徴とする画像データ処理装置。
IPC (4件)：
H04N 7/30
, G06T 9/00
, H04N 1/41
, H03M 7/30
H04N 7/133 Z
, H04N 1/41 Z
, H03M 7/30 Z
, G06F 15/66 330 C
