半導体メモリ素子およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：斎藤栄一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-356107
公開番号（公開出願番号）：特開平10-032319
出願日： 1996年12月25日
公開日（公表日）： 1998年02月03日
要約：

【要約】 (修正有)【課題】トランジスタ寄生容量として電荷を貯蔵するようなDRAM素子では、DDDやLDD構造の採用が容量の減少につながる。【解決手段】ライト用パストランジスタのドレイン領域172の接合キャパシタンスはストレージトランジスタのゲート電極142・基板11間の寄生キャパシタンスに加えられてDRAMの容量となる。低濃度不純物領域の中に高濃度不純物領域を形成するDDD構造を各トランジスタに一律に適用するとこのドレイン領域の接合キャパシタンスが減少してしまうので、このドレイン領域においては低濃度不純物領域152をゲート電極の側壁酸化膜16の下部付近のみに形成するようにした。

請求項（抜粋）：

ライト用ワードラインのアクセス時タンオンされる第1パストランジスタと、該第1パストランジスタを通して入力されたデータを貯蔵するストレージトランジスタと、リード用ワードラインのアクセス時タンオンされて前記ストレージトランジスタに貯蔵されたデータを読みとる第2パストランジスタを含む半導体メモリデバイスとして、第1伝導型の半導体基板;前記半導体基板を第1アクティブ領域と第2アクティブ領域を限定する素子分離用フィールド酸化膜;前記第1アクティブ領域の所定部分に形成された第1パストランジスタ用第1ゲート電極;前記第2アクティブ領域の所定部分に形成されたストレージトランジスタ用第2ゲート電極および第2パストランジスタ用第3ゲート電極;前記ゲート電極等の側壁に形成された側壁酸化膜ゲート電極両側の前記第1、第2アクティブ領域等に形成された第1および第2パストランジスタと前記ストレージトランジスタの低濃度不純物領域、前記低濃度不純物領域中第1パストランジスタの不純物領域中一つは第1パストランジスタの一側の側壁酸化膜の下部に形成される;前記低濃度不純物領域等の内部に形成された第2伝導型の高濃度不純物領域等、前記高濃度不純物領域中第1パストランジスタの不純物領域中一つは前記低濃度不純物領域と所定部分接し、前記低濃度不純物領域の外部に置かれることを特徴とする半導体メモリ素子。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 691 , H01L 27/04 C

前のページに戻る