特許

J-GLOBAL ID：200903018404033540

半導体装置

発明者： 上野 文隆 ,  小泉 裕昭 ,  平井 浩之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-180775
公開番号（公開出願番号）：特開2001-015677
出願日： 1999年06月25日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 複数の半導体素子が高密度に実装され、モジュールの小型化、高機能化が実現される半導体装置を提供する。【解決手段】 本発明の半導体装置では、配線基板1の主面に第1の半導体チップ3がフェースダウンで配置され、金ボールバンプ4を介してフリップチップ接続され、この半導体チップ3の上面に第2の半導体チップ6が配置され、裏面同士が接着・固定されている。そして、上段の半導体チップ6は配線基板1の接続パッド2とワイヤボンディングされている。また、下段の半導体チップ3と配線基板1との間に接着性樹脂層9が形成され、その上にダイ電位供給用の配線層10が導電性ペーストにより形成され、上下段の半導体チップの各側面と配線基板1のダイ電位供給用接続パッド2aとが接続されている。

請求項（抜粋）：

少なくとも一方の主面に配線層が形成された配線基板と、厚さ方向に多段に重ねて配置され、互いに当接する面が接着された状態で、前記配線基板の配線層形成面に搭載された複数個の半導体素子と、前記各段に配置された半導体素子の電極端子と、前記配線基板の接続端子とをそれぞれ接続する接続手段と、最下段に配置された半導体素子と前記配線基板との間に形成された接着性樹脂層とを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311 ,  H01L 23/52

FI (3件)：

H01L 25/08 B ,  H01L 21/60 311 S ,  H01L 23/52 C

Fターム (8件)：

5F044KK01 ,  5F044KK16 ,  5F044LL09 ,  5F044QQ01 ,  5F044QQ06 ,  5F044RR01 ,  5F044RR03 ,  5F044RR08