特許
J-GLOBAL ID：200903018413640654
集積回路
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-128109
公開番号（公開出願番号）：特開平6-217943
出願日： 1993年04月30日
公開日（公表日）： 1994年08月09日
要約：
【要約】【目的】生体医学計測用入力増幅からA/D変換、校正/補正を包含する集積回路。【構成】入力増幅器(126)、入力切り換えスイッチ(314)、インピーダンス測定回路(120)、RLD信号導出回路(122)、A/D変換器(346)、校正装置(332,330,331)、クロック(370)、通信機能(364,348,378,380)をアナログ/デジタル混在のCMOS回路で実現した。本集積回路は直列連結が可能である。
請求項（抜粋）：
後記(イ)及至(ホ)から成る集積回路。(イ)外部入力電圧に接続される増幅器入力と信号増幅出力とをそれぞれ有する複数個のアナログ信号増幅器、(ロ)前記信号増幅出力のそれぞれにそれぞれの抵抗を介して接続され該信号増幅出力を変換してそれぞれのデジタル出力を与えるアナログ/デジタル変換器、(ハ)外部平均選択ビットを受信し、それに従い前記信号増幅出力から複数のアナログ平均入力を選択するための平均スイッチ手段、(ニ)前記アナログ平均入力を受信して、前記アナログ平均入力の和を増幅して出力するための平均増幅手段、(ホ)外部コマンド入力に応じて前記外部平均選択ビットを発生するためのデジタル制御手段。
IPC (3件)：
A61B 5/00
, G01R 19/00
, G01R 27/00
