特許
J-GLOBAL ID：200903018427815708
プログラマブル・ロジック・デバイス
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小堀 益 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-320123
公開番号（公開出願番号）：特開平7-176619
出願日： 1993年12月20日
公開日（公表日）： 1995年07月14日
要約：
【要約】【目的】 システム中に組み込まれた状態で、内部回路機能の切り換えを高速に行うことが可能なプログラマブル・ロジック・デバイスを提供すること。【構成】 内部回路の配線情報をユーザーが設定可能であり、この配線情報に基づいて各配線接続ユニット4における接続状態が切り換えられるプログラマブル・ロジック・デバイス1において、複数の記憶素子6からなりこれらの複数の記憶素子6のそれぞれが各配線接続ユニット4に接続されたランダム・アクセス・メモリー5と、このランダム・アクセス・メモリー5に接続されたアドレスバス端子9、データバス端子8、コントロールバス端子10を有しており、配線情報はランダム・アクセス・メモリー5に格納される。
請求項（抜粋）：
内部回路の配線情報をユーザーが設定可能であり、この配線情報に基づいて各配線接続ユニットにおける接続状態が切り換えられるプログラマブル・ロジック・デバイスにおいて、複数の記憶素子からなりこれらの複数の記憶素子のそれぞれが前記各配線接続ユニットに接続されたランダム・アクセス・メモリーと、このランダム・アクセス・メモリーに接続されたアドレスバス端子、データバス端子、コントロールバス端子とを有し、配線情報が前記ランダム・アクセス・メモリーに格納されることを特徴とするプログラマブル・ロジック・デバイス。
IPC (3件)：
H01L 21/82
, G06F 11/22 330
, H03K 19/177
