特許

J-GLOBAL ID：200903018430930704

半導体回路

発明者： 井上 信一 ,  上薗 幸典
出願人/特許権者： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221713
公開番号（公開出願番号）：特開平6-069429
出願日： 1992年08月20日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】 本発明は静電気等によるMOSトランジスタのゲート酸化膜破壊を保護する保護素子を有した半導体回路に関し、内部回路保護用トランジスタのゲート酸化膜破壊を保護することを目的とする。【構成】 入力パッド1より半導体集積回路の内部回路2に到る信号線15と、互いに導電型の異なる第1及び第2のトランジスタQA 及びQB の各ドレインとの間に、第1及び第2の保護素子21及び22が夫々介挿接続される。

請求項（抜粋）：

入力パッド(1)より半導体集積回路の内部回路(2)に到る信号線(15)に夫々ドレインが接続される、互いに導電型の異なる第1及び第2のトランジスタ(QA ,QB )を有し、過大入力に対して該第1及び第2のトランジスタ(QA ,QB )のいずれか一方がオンとなり前記内部回路(2)を保護する半導体回路において、前記第1及び第2のトランジスタ(QA ,QB )の各ドレインと前記信号線(15)との間に、第1及び第2の保護素子(21,22)を夫々介挿接続したことを特徴とする半導体回路。