特許
J-GLOBAL ID：200903018431510962
選択平坦化ポリッシング方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-318904
公開番号（公開出願番号）：特開平6-163489
出願日： 1992年11月27日
公開日（公表日）： 1994年06月10日
要約：
【要約】【構成】 下地凸パターン3上に第1のポリッシング保護膜としてシリコン酸化膜4を形成した後、BPSG膜6および第2のポリッシング保護膜であるシリコン酸化膜5を形成する。ポリッシングにより、まず下地凸パターン3上のBPSG膜6表面にあるシリコン酸化膜5を除去し、それ以外のBPSG膜6表面にはシリコン酸化膜5を残す。BPSG膜6の相対ポリッシング速度がシリコン酸化膜よりも大きい性質を利用して、下地凸パターン3上のBPSG膜6を選択的にポリッシングし、完全に平坦化されると同時に下地凸パターン3上に予め形成しておいたシリコン酸化膜4が現れて、自動的にポリッシングが終了して完全平坦化された層間絶縁膜10が得られる。【効果】 層間絶縁膜の上下に存在するポリッシング保護膜により、層間絶縁膜凸部のみを選択的に除去する高速平坦化が可能となり、かつ自動的に平坦化ポリッシングが終了するため加工膜厚制御が容易である。
請求項（抜粋）：
複数の凸パターンのある下地半導体基板上に形成された凸部のある絶縁膜表面のすべてを、少なくとも前記絶縁膜よりもポリッシング速度が遅い材料からなるポリッシング保護薄膜で覆った後、ポリッシングを行なって前記凸部上のポリッシング保護薄膜を選択的に除去し、さらに引き続きポリッシングを行うことにより前記絶縁膜表面上の凸部を選択的に除去し、予め下地凸パターン表面に形成しておいたポリッシング保護膜が現れることによりポリッシング速度を自動的に低下させることを特徴とする選択平坦化ポリッシング方法。
IPC (3件)：
H01L 21/304 321
, H01L 21/304
, H01L 21/76
