特許
J-GLOBAL ID：200903018448074864
読出専用半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-198001
公開番号（公開出願番号）：特開平5-006685
出願日： 1991年08月07日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 小占有面積のROMを提供する。【構成】 ROMメモリセルMCは、メモリセルトランジスタ1と、複数の基準電位伝達線4、5a、5bを含む。メモリセルトランジスタのソース端子と基準電位伝達線との接続状態に応じてメモリセルMCの記憶情報が決定される。基準電位伝達線4、5a、5bには基準電位発生回路50からの基準電位が伝達される。この基準電位伝達線はビット線3と平行に配置される。【効果】 基準電位伝達線4、5a、5bの基準電位を可変とすることにより、メモリセルMCの記憶するデータを可変とすることができ1個のメモリセルを複数のアドレスのデータを格納することが可能となり、ROMセルの個数を低減することができ、小占有面積のROMを得ることができる。またビット線3と基準電位伝達線4、5a、5bとを平行に配置することにより、基準電位伝達線へは1個のメモリセルを介して電流の充放電が行なわれるため、基準電位伝達線の電位変動を防止することができ、高速かつ確実なデータの読出しが行なえる。
請求項（抜粋）：
内部データを伝達するための少なくとも1本のビット線、各々に行選択信号が伝達される複数のワード線、複数の基準電位伝達線、外部からの電位指示信号に応答して、前記基準電位伝達線各々の電位を設定する電位設定手段、および前記ビット線と前記ワード線との交点に設けられ、各々がデータを記憶する複数のメモリセルを備え、前記複数のメモリセルの各々は関連のワード線上の行選択信号に応答して、前記複数の基準電位伝達線の1本を関連のビット線に接続または非接続するように形成されたトランジスタ素子を含む、読出専用半導体記憶装置
IPC (2件)：
FI (2件)：
G11C 17/00 304 B
, H01L 27/10 433
