特許
J-GLOBAL ID：200903018456989618
フェール・セーフプロセッサを用いたデータ転送システム
発明者：
出願人/特許権者：
代理人 (1件)：
笹井 浩毅
公報種別：公開公報
出願番号（国際出願番号）：特願平5-301545
公開番号（公開出願番号）：特開平7-152705
出願日： 1993年12月01日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 フェール・セーフプロセッサ内部だけでなく、フェール・セーフプロセッサと共有メモリ部との間のデータ転送においても信頼性の高いデータ転送を実現するデータ転送システムの提供。【構成】 フェール・セーフプロセッサ200,380は、少なくとも1個以上縦属接続されて成り、少なくとも一対以上のマイクロプロセッサユニット350,360及びデータバス240,250並びに少なくとも1個以上の照合ユニット370を備えて成り、各フェール・セーフプロセッサ200,380間においては、所定のデータバス240,250に接続され、隣接したフェール・セーフプロセッサ200,380間での前記データの転送を制御する一対のアクセス回路340及び隣接したフェール・セーフプロセッサ380間でアクセス回路340を介して転送される前記データを記憶しておくための共有メモリ部270が配置される。
請求項（抜粋）：
複数のマイクロプロセッサを同期クロックに基づいて運転させ、同期運転状態の各マイクロプロセッサのバスに出力されたデータを比較することにより、故障の有無を監視し、回路内の故障によって誤動作しても、悪影響のない安全側へ出力を与えるようにしたフェール・セーフプロセッサを用いたデータ転送システムにおいて、前記フェール・セーフプロセッサは、少なくとも1個以上縦属接続されて成り、少なくとも一対以上のマイクロプロセッサユニット及びデータバス並びに少なくとも1個以上の照合ユニットを備えて成り、前記各フェール・セーフプロセッサ間においては、所定の前記データバスに接続され、隣接した前記フェール・セーフプロセッサ間での前記データの転送を制御する一対のアクセス回路及び隣接した前記フェール・セーフプロセッサ間で前記アクセス回路を介して転送される前記データを記憶しておくための共有メモリ部が配置され、前記一対のアクセス回路及び共有メモリ部は、前記照合ユニットに接続及び制御され、正常時にはデータの転送可能状態及びデータ記憶可能状態にあるものであり、前記各マイクロプロセッサユニットは、少なくとも1個以上のマイクロプロセッサ及びメモリ部を備えて成る組を少なくとも一組以上有し、各々所定の該データバスに接続され、前記同期クロックに基づいて前記データを各々前記データバスに転送出力するものであり、前記照合ユニットは、各々の前記マイクロプロセッサユニットから各々の前記データバスを介して転送される前記データを前記同期クロックに基づいて順次比較し、該データ一致信号又は前記データ不一致信号を生成するものであり、該データの比較結果に基づいて、比較したデータが不一致の場合、配置された前記共有メモリ部及び一対のアクセス回路を動作不可能状態にし、前記共有メモリ部を記憶不可能状態にすることにより、隣接した前記フェール・セーフプロセッサ間で前記共有メモリ部を介した前記データの伝搬を停止状態にするものであることを特徴とするフェール・セーフプロセッサを用いたデータ転送システム。
IPC (2件)：
G06F 15/16 460
, B61L 3/12
