特許
J-GLOBAL ID：200903018461172743
ソフトウェア制御可能なキャッシュメモリ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
矢島 保夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-166987
公開番号（公開出願番号）：特開平8-335188
出願日： 1995年06月08日
公開日（公表日）： 1996年12月17日
要約：
【要約】 (修正有)【目的】使用頻度の低いデータによるキャッシュメモリの汚染に関する問題を回避でき、かつプログラマおよびコンパイラが持つメモリアクセスに関する情報を積極的に用いることにより、キャッシュミスを減少させる。【構成】キャッシュメモリへのアクセス手段として、実アドレスとセットアドレスとを指定した命令を受け付けるようにする。実アドレスとセットアドレス指定によりキャッシュがアクセスされた場合、それらのアドレスをそれぞれ実アドレス記憶手段201およびセットアドレス記憶手段202に格納し、キャッシュメモリの各ウェイに対しては、実アドレスで一意に決定されるキャッシュブロックと、命令により指定されたセットアドレスのブロックに対して、キャッシュヒットまたはミスを、比較手段215、216、217によって検査する。その結果によって、キャッシュ制御回路222でキャッシュ動作を制御する。
請求項（抜粋）：
プロセッサと主記憶装置との間に位置し、該主記憶装置に記憶されるデータをキャッシュメモリにキャッシングすることにより、該プロセッサからの主記憶アクセス命令を受けて高速なメモリアクセスを行なうキャッシュメモリ装置であって、実アドレスによる第1のアクセス手段と、命令によって指定されたキャッシュメモリのセットアドレスによる第2のアクセス手段とを備えたことを特徴とするソフトウェア制御可能なキャッシュメモリ装置。
FI (2件)：
G06F 12/08 D
, G06F 12/08 B
