特許

J-GLOBAL ID：200903018472927290

半導体装置の製造方法

発明者： 小林 雅哉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 中島 洋治 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-325168
公開番号（公開出願番号）：特開平6-177089
出願日： 1992年12月04日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 有機ポリマー膜をマスクに用いたエッチング処理によりパターン形成を行う,半導体装置製造プロセスにおける微細パターンの形成方法に関し,マスクである有機ポリマー膜のパターン側壁方向のエッチングを阻止して,設計寸法通りの微細パターンが得られるようにする。【構成】 下地膜1上に形成された被処理膜2上に有機ポリマー膜3a,3b,3cのパターンを形成する。これを,Siを含有するガスとO2 とを混合したガスから生成されるプラズマに曝し,有機ポリマー膜3a,3b,3cの側壁のみに,SiO2 膜4a,4b,4c,4d,4e,4fを堆積させる。その後,所定のドライエッチング処理を行って,被処理膜2a,2b,2cのパターンを形成する。

請求項（抜粋）：

有機ポリマー膜をマスクに用いたエッチング処理によりパターン形成を行う,半導体装置製造プロセスにおける微細パターンの形成方法であって,基板上に形成された被処理膜上に有機ポリマー膜のパターンを形成した後,該基板を,Siを含有するガスとO2 とを混合したガスから生成されるプラズマに曝し,前記有機ポリマー膜の側壁のみにシリコン酸化膜を堆積させ,その後,所定のドライエッチング処理を行って,被処理膜のパターンを形成することを含む半導体装置の製造方法。

IPC (3件)：

H01L 21/302 ,  H01L 21/027 ,  H05H 1/46