特許

J-GLOBAL ID：200903018512642383

半導体集積回路

発明者： 大橋 裕人
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平10-250727
公開番号（公開出願番号）：特開2000-081924
出願日： 1998年09月04日
公開日（公表日）： 2000年03月21日
要約：

【要約】【課題】 クロックスキュー低減と共にクロックバッファの動作による電源ノイズ並びに消費電力を低減できる半導体集積回路を提供する。【解決手段】 半導体集積回路は、パワーオンリセット期間だけ第1のクロック信号(CLK1)を伝達する第1の伝達経路と、第2のクロック信号(CLK2)を伝達する第2の伝達経路とに接続された複数個のクロック制御回路(3)を有する。クロック制御回路は、第2のクロック信号を入力して第3のクロック信号(CLK3)を順序回路に供給し、入出力の位相を可変可能な位相可変回路(30,31)と、第1のクロック信号に対する第3のクロック信号の位相差を検出しその位相差を一定とするように位相可変回路を制御する位相差検出回路(32)とを有する。位相検出回路による制御状態はパワーオンリセット毎に第1のクロック信号を用いて決定する。

請求項（抜粋）：

クロック信号を利用して同期動作される複数個の順序回路を有する半導体集積回路であって、第1のクロック信号を伝達する第1の伝達経路と、第2のクロック信号を伝達する第2の伝達経路と、前記第1及び第2の伝達経路の要所に配置された複数個のクロック制御回路とを含み、夫々のクロック制御回路は、前記第2のクロック信号を入力して第3のクロック信号を前記順序回路に供給すると共に第2のクロック信号に対して第3のクロック信号の位相を可変可能な位相可変回路と、前記第1のクロック信号に対する前記第3のクロック信号の位相差を検出して前記第3のクロック信号の位相を第1のクロック信号の位相に対して一定とするように前記位相可変回路の状態を決定する制御信号を生成する位相差検出回路とを有し、前記夫々の位相差検出回路に前記制御信号を生成させる動作を指示する制御回路が設けられて成るものであることを特徴とする半導体集積回路。

Fターム (9件)：

5B079BA16 ,  5B079BB10 ,  5B079BC01 ,  5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD08 ,  5B079DD20