特許

J-GLOBAL ID：200903018547622903

半導体集積回路

発明者： 竹前 義博 ,  田口 眞男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 宇井 正一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112793
公開番号（公開出願番号）：特開平6-326591
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 本発明は、半導体集積回路(LSIチップ)の出力段に設けられて外部の装置等を駆動する、高速動作のための小振幅動作を行うのに適合された出力回路の構成に関し、高速動作を実現すると共に、出力トランジスタの駆動能力を高めることを目的とする。【構成】 所定の基準電圧VTTに対してそれぞれ“H”レベル,“L”レベルを規定する第1,第2の出力電圧VOUT を提供する出力回路と、実質的に無負荷状態の時の前記第1,第2の出力電圧を、それぞれ電源相当電圧VCC,VSSの絶対値よりも小さい絶対値を持つ所定の電圧レベルVCC1,VSS1 となるよう制御する手段とを具備するように構成する。

請求項（抜粋）：

所定の基準電圧(VTT)に対して“H”レベルを規定する第1の出力電圧(VOH)と“L”レベルを規定する第2の出力電圧(VOL)を提供する出力回路と、実質的に無負荷状態の時の前記第1および第2の出力電圧を、それぞれ電源相当電圧(VCC,VSS;VCC2,VSS2)の絶対値よりも小さい絶対値を持つ所定の電圧レベルとなるように制御する手段とを具備することを特徴とする半導体集積回路。

IPC (4件)：

H03K 19/0175 ,  H03K 17/04 ,  H03K 17/687 ,  H03K 19/017

FI (2件)：

H03K 19/00 101 F ,  H03K 17/687 F