特許

J-GLOBAL ID：200903018561345750

不揮発性半導体記憶装置及びその製造方法

発明者： 神田 昌彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願2002-065040
公開番号（公開出願番号）：特開2003-264247
出願日： 2002年03月11日
公開日（公表日）： 2003年09月19日
要約：

【要約】【課題】 メモリセル動作中に基板又は浮遊ゲートから電子が側壁のシリコン窒化膜中に捕獲されるのを防ぎメモリセルの駆動力の劣化を回避でき、ゲート電極側壁のシリコン窒化膜から発生する水素がメモリセルトランジスタのゲート絶縁膜に入り込むことを遮ぎり、シリコン窒化膜からゲート側壁端又はゲート電極端への応力を緩和できメモリセルの消去分布を縮小できる不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】 ゲート電極8の側壁構造は側壁に近い順にシリコン酸化膜10a・シリコン窒化膜10b・シリコン酸化膜10c・プラズマシリコン窒化物などの窒化膜10dの積層膜からなる。水素の入り込み、メモリセル動作中に基板もしくは浮遊ゲートから電子がシリコン窒化膜へ捕獲されることを防ぎ電流劣化、信頼性劣化などのメモリセル特性の劣化を妨げることができる。

請求項（抜粋）：

半導体基板と、前記半導体基板に複数個形成されたゲート電極を有するメモリセルトランジスタと、前記メモリセルトランジスタのゲート電極は、側壁絶縁膜により被覆され、この側壁絶縁膜の側壁構造は、第1のシリコン酸化膜、第1のシリコン窒化膜、第2のシリコン酸化膜及び最外層に配置された第2のシリコン窒化膜の積層膜からなることを特徴とする不揮発性半導体記憶装置。

IPC (7件)：

H01L 21/8247 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 481 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371 ,  H01L 27/08 102 H ,  H01L 27/08 102 C

Fターム (38件)：

5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB13 ,  5F048BB16 ,  5F048BE03 ,  5F048BF16 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083GA21 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083KA05 ,  5F083LA21 ,  5F083MA06 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR42 ,  5F083PR43 ,  5F083PR52 ,  5F083PR53 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BH02 ,  5F101BH14