特許
J-GLOBAL ID：200903018578075854
容量素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168360
公開番号（公開出願番号）：特開平5-019291
出願日： 1991年07月09日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 容量素子における絶縁膜の上下の電極間の短絡を防止するとともに、絶縁膜の欠陥により電極が浸食されて発生する外部配線と電極間の断線を抑制する。【構成】 基板上に第一の材料で下の第一電極を形成した後、下の第二電極を第一の電極が重なり合うように積層し、絶縁膜を形成した後、絶縁膜を浸食せず、下の第二電極だけ選択的に浸食するエッチング剤でエッチング処理した後、上の電極を絶縁膜上に形成する。
請求項（抜粋）：
絶縁性基板上に下部電極を形成し、該電極上に絶縁膜を介して上部電極を形成してなる容量素子において、下部電極が少なくともエッチング選択性を有する2種類の導電性材料で構成され、絶縁膜堆積後に下部電極の下層導電材料である第一導電材料を選択的にエッチングする第一エッチング処理を行い、絶縁膜欠陥領域の第一導電材料を選択的に除去した後に下部電極の上層導電材料である第二導電材料を選択的にエッチングする第二エッチング処理を行い、絶縁膜欠陥領域の第二導電材料を選択的に除去した後に上部電極を形成することを特徴とした容量素子の製造方法。
IPC (3件)：
G02F 1/136 500
, G02F 1/1343
, H01L 27/12
