特許

J-GLOBAL ID：200903018579740827

半導体装置

発明者： 榊原 秀樹 ,  外所 正弥 ,  山崎 英治
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-271188
公開番号（公開出願番号）：特開2003-086691
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】 LSIの外部からの基板電源の給電を不要とし、LSI内の安定な電源でバックバイアスを給電することができる半導体装置を提供する。【解決手段】 同一チップ上に混載されたDRAMマクロ1と論理回路部2から構成されるDRAM論理混載LSIであって、基板バイアス給電回路は、論理回路部2の論理セル5と、DRAMマクロ1のVPP電源回路3およびVBB電源回路4との間に接続される、PMOSトランジスタTP2〜TP4、NMOSトランジスタTN2〜TN4からなるスイッチング回路などから構成され、VPP電源回路3およびVBB電源回路4から論理回路部2への基板給電を制御し、バーンイン時にVPP電源回路3およびVBB電源回路4から論理回路部2へ基板バイアスVDBB,VSBBを供給することで、オンチップの安定な電源回路からバックバイアスを給電するため、ラッチアップの危険が小さくなる。

請求項（抜粋）：

電源回路を内蔵した記憶回路と、論理回路とが同一チップ上に混載された半導体装置であって、前記電源回路から前記論理回路への基板給電を制御し、電気的特性試験時に前記電源回路から前記論理回路へ基板バイアスを供給するためのスイッチング回路を有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/822 ,  G01R 31/30 ,  H01L 27/04 ,  H01L 27/10 461

FI (5件)：

G01R 31/30 ,  H01L 27/10 461 ,  H01L 27/04 U ,  H01L 27/04 G ,  H01L 27/04 T

Fターム (19件)：

2G132AA08 ,  2G132AB03 ,  2G132AD01 ,  2G132AK07 ,  2G132AL31 ,  5F038AV06 ,  5F038AV13 ,  5F038BB01 ,  5F038BG03 ,  5F038CA09 ,  5F038DF05 ,  5F038DF11 ,  5F038DT02 ,  5F038DT10 ,  5F038DT15 ,  5F038EZ20 ,  5F083LA08 ,  5F083LA17 ,  5F083ZA12