特許

J-GLOBAL ID：200903018587591636

薄膜キャパシタ

発明者： 秋山 善一 ,  近藤 信昭
出願人/特許権者： 株式会社リコー
代理人 (1件)： 友松 英爾 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-284554
公開番号（公開出願番号）：特開平9-102590
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：

【要約】 (修正有)【課題】 強誘電体半導体メモリ、DRAM等に用いるキャパシタ素子を高誘電率材料、または強誘電体材料の薄膜で構成する際、前記キャパシタ素子の安定した特性を再現良く実現できる手段を提供する。【解決手段】 キャパシタ構造の各部位が基板上に上部電極層、誘電層、下部電極層と順次積層して構成された薄膜キャパシタにおいて、下部電極層が白金薄膜と該白金薄膜と基板との界面に設けた単層膜または多層膜の中間層で構成されたことを特徴とする。

請求項（抜粋）：

キャパシタ構造の各部位が基板上に上部電極層、誘電層、下部電極層と順次積層して構成された薄膜キャパシタにおいて、下部電極層が白金薄膜と該白金薄膜と基板との界面に設けた単層膜または多層膜の中間層で構成されたことを特徴とする薄膜キャパシタ。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01G 4/33 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451

FI (4件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01G 4/06 102 ,  H01L 27/04 C