特許
J-GLOBAL ID：200903018593251057
MOS出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-345078
公開番号（公開出願番号）：特開平5-175444
出願日： 1991年12月26日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】MOS出力トランジスタの出力オン抵抗値を可変にする。【構成】Pチャネル出力トランジスタP0〜P3とNチャネル出力トランジスタN0〜N3はチャネルの幅Bと長さLの比率W/LがP0(N0):P1(N1):P2(N2):P3(N3)=1:2:4:8となるように設定されている。また論理ゲート12は各制御端子a0〜a3,b0〜b3に印加される4ビットの制御信号で任意のものが選定される。入力信号は選択された論理ゲート12を経て出力トランジスタPn,Nnのゲートに印加される。これによってこの出力回路の出力オン抵抗値が決定される。この出力回路の立ち上がり特性trおよび立ち下がり特性tfは出力オン抵抗値に比例するので、制御信号を適宜設定することによりこれを任意に変更することができる。本例ではtr,tfをそれぞれ24=16通りに変えることができる。
請求項（抜粋）：
チャネルの幅と長さの比率が異なる複数のトランジスタを並列に接続し、これらのトランジスタを適宜組み合わせることにより、出力特性を可変にしたことを特徴とするMOS出力回路。
IPC (3件)：
H01L 27/092
, H03K 17/12
, H04N 5/335
