特許

J-GLOBAL ID：200903018597974762

半導体装置の製造方法

発明者： 牛越 貴俊
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-222997
公開番号（公開出願番号）：特開平5-062993
出願日： 1991年09月03日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 本発明は、絶縁ゲート電界効果トランジスタを有する半導体装置の製造方法に関するものであり、その工程をより簡略化し、かつ配線の平坦化を図り特性の良い装置を得ることを目的とするものである。【構成】 本発明は前記目的のために、前記トランジスタのゲート電極部にサイドウォールを形成し、そのサイドウォールをソース、ゲート、ドレインの配線層に至るまでの絶縁膜にもなるように形成したものである。

請求項（抜粋）：

(a)半導体基板上に絶縁ゲート電界効果トランジスタのゲート電極部の形成として、ゲート絶縁膜上に第1の導体膜を形成し、その上に少なくとも該第1の膜とエッチングレートの異なる第2の膜を形成して、前記ゲート電極部を形成する工程と、(b)前記トランジスタのソース、ドレイン部を形成する工程と、(c)該ゲート電極部側部全面にサイドウォールを形成する工程と、(d)前記第2の膜を除去する工程と、(e)その後、導体膜を全面に形成し、その上に有機膜を上面が平坦になるまで厚く塗布する工程と、(f)次いで、前記導体膜が前記サイドウォールの上端より下になり、かつ前記ソース、ドレイン領域上に残るようにエッチバックする工程と、(g)その上に、前記サイドウォールの上端を越えないように配線層を形成する工程とを含み、前記サイドウォールをソース、ゲート、ドレイン各領域を絶縁する膜としても使用するよう形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (3件)

• 特開昭62-117329
  
• 特開平3-124058
  
• 特開昭61-005580