特許

J-GLOBAL ID：200903018614127998

半導体記憶装置

発明者： 村上 京子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-235204
公開番号（公開出願番号）：特開2000-068474
出願日： 1998年08月21日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 セルフリフレッシュ時におけるディスターブ劣化を防止し、リフレッシュ電流の低電流化を図ることができる半導体記憶装置を提供する。【解決手段】 256MDRAMであって、負電圧VBBの通常制御および浅化制御のために、通常制御のための電圧と浅化制御のための電圧との2系統を持ち、セルフリフレッシュ時にはマット選択アドレスに対応してマットへの供給を制御する。リフレッシュサイクルS1において、マットnは、リフレッシュ期間であり、通常制御により-1V程度の負電圧が供給される。マットn+1は、リフレッシュ期間が近づいてきたので、通常制御により-1V程度の負電圧が供給される。マットn+2も、リフレッシュ期間が近づいてきたので、タイミングT1で浅化制御から通常制御に切り換えられる。マットn+3は、リフレッシュ期間まで時間があるので、浅化制御により-0.5V程度の負電圧が供給される。

請求項（抜粋）：

メモリセルアレイのアレイ基板が単位マット毎に分離されたトリプルウェル構造の半導体記憶装置であって、セルフリフレッシュモードにおいて、前記メモリセルアレイ内の単位マット毎、または複数の単位マットのグループ毎に前記アレイ基板に印加する負電圧の電位を制御する制御手段を有することを特徴とする半導体記憶装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/408 ,  G11C 11/406 ,  G11C 11/403

FI (4件)：

H01L 27/10 681 G ,  G11C 11/34 354 G ,  G11C 11/34 363 K ,  G11C 11/34 363 M

Fターム (13件)：

5B024AA01 ,  5B024AA03 ,  5B024BA27 ,  5B024CA16 ,  5B024DA11 ,  5B024DA18 ,  5F083AD00 ,  5F083GA05 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083LA30