特許
J-GLOBAL ID：200903018617145342
チップ型抵抗器用集合基板
発明者：
出願人/特許権者：
代理人 (1件)：
松尾 憲一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-144837
公開番号（公開出願番号）：特開平11-340002
出願日： 1998年05月26日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】チップ型抵抗器の製造工程中、抵抗値の測定時にプローブピンが接触不良を起こし、抵抗体のトリミングができなくなるような不具合を防止すること。【解決手段】絶縁基板A上に、一次ブレイク溝11と二次ブレイク溝12とにより多数の碁盤目状領域を区画形成し、一次ブレイク溝11に沿ってバー状に分割される碁盤目状領域集合列を、一列おきに単位領域集合列2aとダミー領域集合列3aとした。また、単位領域集合列2aの各単位領域2に、抵抗体6と電極4とを形成するとともに、ダミー領域集合列3aの各ダミー領域3には、分割後除去される抵抗値測定専用電極5を、隣接する前記単位領域2の電極4から伸延形成した。
請求項（抜粋）：
絶縁基板上に、一次ブレイク溝と二次ブレイク溝とにより多数の碁盤目状領域を区画形成し、一次ブレイク溝に沿ってバー状に分割される碁盤目状領域集合列を、一列おきに単位領域集合列とダミー領域集合列としたことを特徴とするチップ型抵抗器用集合基板。
IPC (2件)：
FI (3件)：
H01C 7/00 B
, H01C 17/06 A
, H01C 17/06 V
