特許
J-GLOBAL ID：200903018617679410
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251027
公開番号（公開出願番号）：特開平5-088798
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】本発明は、CPUを中心としてデータ処理を行なう、パーソナルコンピュータ等のデータ処理装置において、一定時間キー入力が無いことで実際の動作状態にあるCPUの停止を招くことなく、CPUにおいて新たな制御処理が無い状態を確実に判定することを目的とする。【構成】スリープモードの設定時には、バス使用回数カウンタ50によりバス使用回数をカウントすると共に、そのカウントデータを所定時間毎にカウントラッチ回路51を通してCPU11のメイン制御部52に取込み、所定時間内のバス使用回数が予め設定された期待値以下であることが一致判断部53において判断された場合に、CPU11の動作を休止させてホルト(HALT)状態に設定するよう構成する。
請求項（抜粋）：
CPUと、このCPUとバスを介して接続される複数のブロックとを含んでなるデータ処理装置において、上記バスの使用回数をカウントするカウント手段と、所定の時間内に上記カウント手段によりカウントされたバスの使用回数が所定値以下か否かを判断する判断手段と、この判断手段により上記バスの使用回数が所定値以下と判断された際に上記CPUの動作をホルト状態として停止する停止手段と、を具備したことを特徴とするデータ処理装置。
IPC (2件)：
G06F 1/32
, G06F 13/28 310
