特許

J-GLOBAL ID：200903018622448248

シリコン基板上にフィールド酸化物領域及びチャネル・ストップを形成する方法

発明者： マーク・ティ・ボア ,  ローレンス・エヌ・ブライアム・ジュニア ,  シャハブ・ホッサイニ
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-329838
公開番号（公開出願番号）：特開平5-190784
出願日： 1991年11月19日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 CMOS基板のフロント・エンド処理によって、nウエル、pウエル、チャネル・ストップ、フィールド酸化物領域が形成される。【構成】 nタイプのドーパントとpタイプのドーパントは、両方とも、窒化ケイ素部材を介して注入されるが、一方のタイプのドーパントは、まず、フォト・レジストの第1の層及びフォト・レジストの第2の層でブロックされる。第1のドーパントの注入後、フィールド酸化物領域が成長する。比較的低レベルのイオン注入が利用され、それ以上しきい値を調整する注入は不要である。

請求項（抜粋）：

シリコン基板に第1と第2の窒化ケイ素部材を間隔をあけて形成することによって、前記間隔をあけて配置された窒化ケイ素部材の間に分離領域を設けるステップと、前記第1の部材に重ねて第1のフォト・レジスト層を形成し、前記第1のフォト・レジスト層が前記第1の窒化ケイ素部材に隣接した前記分離領域の第1の部分まで延びて、カバーし、前記第2の窒化ケイ素部材に隣接した前記分離領域の第2の部分は、前記第1のフォト・レジスト層によって遮られないようにするステップと、前記基板に第1の導電性ドーパントによる第1のイオン注入ステップを受けさせて、前記分離領域の前記第2の部分において前記基板に、また、前記第2の窒化ケイ素部材の下の前記基板に前記第1の導電性タイプのイオンを注入するステップと、前記基板を加熱して、前記分離領域にフィールド酸化物領域を形成するステップと、概ね、前記第2の窒化ケイ素部材及び前記分離領域の前記第2の部分に重ねて第2のフォト・レジスト層を形成し、前記第1の窒化ケイ素部材及び前記分離領域の前記第1の部分は、フォト・レジストの第1及び第2の層によってほとんど遮られないようにするステップと、前記基板に第2の導電性ドーパントによる第2のイオン注入ステップを受けさせて、前記第1の窒化ケイ素部材及び前記分離領域の前記第1の部分の下の前記基板に前記第2の導電性タイプのイオンを注入するステップから構成される、シリコン基板にフィールド酸化物領域及びチャネル・ストップを形成する方法。

IPC (5件)：

H01L 27/092 ,  H01L 21/76 ,  H01L 21/316 ,  H01L 27/08 331 ,  H01L 27/08

FI (2件)：

H01L 27/08 321 B ,  H01L 21/94 A

引用特許：

審査官引用 (2件)

• 特開平2-098169
  
• 特開平2-264464