特許
J-GLOBAL ID：200903018648313731
命令セットエミュレーションを行う計算機
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-233959
公開番号（公開出願番号）：特開平6-083615
出願日： 1992年09月02日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 命令セットエミュレーションを行う計算機に関し、基本命令セットを実行するマシンサイクルをダウンさせることなく命令セットエミュレートを行うことを目的とする。【構成】 1つの基本の命令セットと複数の異なる命令セットを持ち、エミュレーションモードを設定するモード設定部と異なる命令セットを当該基本の命令セットに変換する命令変換回路とを有し、複数の異なる命令セットを当該基本の命令セットに変換してエミュレーションを実行する計算機において、前記モード設定部の出力により実行ステージのクロック数を変更して発生するクロック発生回路と該命令変換回路の出力を保持するコンバートレジスタとを設け、命令セットエミュレーション時には、該命令変換を独立した実行ステージで行うように構成する。
請求項（抜粋）：
1つの基本の命令セットと複数の異なる命令セットを持ち、エミュレーションモードを設定するモード設定部(12)と異なる命令セットを当該基本の命令セットに変換する命令変換回路(3) とを有し、複数の異なる命令セットを当該基本の命令セットに変換してエミュレーションを実行する計算機において、前記モード設定部(12)の出力により実行ステージのクロック数を変更して発生するクロック発生回路(31)と該命令変換回路(3) の出力を保持するコンバートレジスタ(30)とを設け、命令セットエミュレーション時には、該命令変換を独立した実行ステージで行うことを特徴とする命令セットエミュレーションを行う計算機。
引用特許：
前のページに戻る
