特許

J-GLOBAL ID：200903018683297749

物理乱数生成方法及び装置

発明者： 島田 道雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 康夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-367049
公開番号（公開出願番号）：特開2000-194537
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 隣り合う乱数間の相関の小さい乱数を高速に生成し、且つ乱数発生源の正常動作の検査を簡略化する。【解決手段】 乱数発生源にカオス生成回路110を使用し、その出力をA/D変換回路を介してデジタル乱数とし、データ圧縮回路130によりデータを圧縮するとともに、データ間の相関をなくする。圧縮したデータの必要ビット数を読み出すことにより乱数を高速に生成する。A/D変換回路の出力のカオスの判断を行うことにより検査を簡略化する。

請求項（抜粋）：

乱数発生源にアナログ値の乱数を発生するカオス生成回路を使用し、前記カオス生成回路の出力のA/D変換を行ってデジタル乱数とし、前記デジタル乱数のデータ圧縮を行ってデータ間の相関をなくし、各圧縮データから必要ビット数を読み出して乱数を発生するとともに、A/D変換回路の出力のカオスの判断により乱数発生源の検査を行うことを可能としたことを特徴とする物理乱数生成方法。

IPC (3件)：

G06F 7/58 ,  G01R 31/3183 ,  H03M 1/04

FI (3件)：

G06F 7/58 ,  H03M 1/04 ,  G01R 31/28 Q

Fターム (18件)：

2G032AA01 ,  2G032AA04 ,  2G032AB01 ,  2G032AC04 ,  5J022AA01 ,  5J022BA00 ,  5J022CD07 ,  5J022CE09 ,  5J022CF02 ,  9A001BB02 ,  9A001BB03 ,  9A001EE02 ,  9A001EE05 ,  9A001GG01 ,  9A001JJ46 ,  9A001KK37 ,  9A001LL05 ,  9A001LL08