特許
J-GLOBAL ID：200903018683688101

半導体装置およびその接合構造

発明者：
小杉 智之

小杉 智之 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2001-025306
公開番号（公開出願番号）：特開2002-231749
出願日： 2001年02月01日
公開日（公表日）： 2002年08月16日
要約：
【要約】【課題】 CSPと呼ばれる半導体装置の接合構造において、特に、シリコン基板上にマトリクス状に形成された柱状電極のうち4角の柱状電極の接合部分にクラックが発生しにくいようにする。【解決手段】 シリコン基板22上の周辺部を除く領域には、柱状電極上に形成された半田ボール33がマトリクス状に形成されている。シリコン基板22上の周辺部には、補強用ダミー電極上に形成された半田層34がシリコン基板22の各辺に沿って直線状に形成されている。そして、この半導体装置21を回路基板上に接合した場合、柱状電極が半田ボール33を介して回路基板上の接続端子に接続され、補強用ダミー電極が半田層34を介して回路基板上のダミー端子に接続される。これにより、特に、シリコン基板22上にマトリクス状に形成された柱状電極のうち4角の柱状電極の接合部分にクラックが発生しにくいようにすることができる。
請求項（抜粋）：
半導体基板と、該半導体基板上の周辺部を除く領域にマトリクス状に形成された複数の柱状電極と、前記半導体基板上の周辺部の少なくとも4角に形成された補強用ダミー電極と、前記半導体基板上の前記柱状電極および前記補強用ダミー電極を除く領域に形成された封止膜とを具備することを特徴とする半導体装置。
IPC (2件)：
H01L 21/60 ,  H01L 21/60 311
FI (4件)：
H01L 21/60 311 S ,  H01L 21/92 602 P ,  H01L 21/92 602 G ,  H01L 21/92 602 D
Fターム (4件)：
5F044KK02 ,  5F044LL01 ,  5F044QQ02 ,  5F044QQ03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM