特許

J-GLOBAL ID：200903018697966120

電子制御ユニットの回路構造

発明者： 藤田 永久
出願人/特許権者： マツダ株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-073145
公開番号（公開出願番号）：特開平6-289965
出願日： 1993年03月31日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】 ワンチップタイプのCPUを有する電子制御ユニット等の場合でも、モニタ装置と接続してモニタを可能とするとともに、モニタ装置の非接続時にCPUの制御が不安定になるのを防止する。【構成】 電子制御ユニット(ECU)1のCPU11とRAM13とを信号授受可能に設ける。CPU11は、RAM13に送出する信号をバス15〜17を介してモニタ装置3側に送出可能に設けられており、RAM13の記憶内容をモニタ装置2側に転送する。上記バス15〜17に、電気抵抗となる負荷部としての外付RAM21及び外部ディバイス22を介設する。好ましくは、上記CPU11は、RAM13の記憶内容のうち、モニタ装置3側から要求されるモニタ情報のみをモニタ装置3側に転送する。

請求項（抜粋）：

電子制御ユニットのCPUとメモリ部とが信号授受可能に設けられており、上記メモリ部の記憶内容をモニタ装置側に転送するための電子制御ユニットの回路構造であって、上記CPUは、上記メモリ部に送出する信号をバスを介してモニタ装置側に送出可能に設けられており、上記バスには電気抵抗となる負荷部が介設されていることを特徴とする電子制御ユニットの回路構造。

IPC (3件)：

G06F 3/00 ,  G06F 13/16 510 ,  G06F 13/40 310