特許

J-GLOBAL ID：200903018700621741

積層チップインダクタの製造方法

発明者： 市川 正文 ,  今井 素樹
出願人/特許権者： コーア株式会社
代理人 (1件)： 堀田 信太郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-259396
公開番号（公開出願番号）：特開2001-085258
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】 より少ない工程(印刷数)で多数のコイル巻数が得られるようにした、バルク対応のチップ実装に好適な積層チップインダクタの製造方法を提供する。【解決手段】 ベースフィルム10上に、コ字状に3/4周に亘る導体ペースト20,21...と、該導体ペースト20,21...の一端部を露出させる導通口30a,31a...を設けた絶縁性ペースト30,31...とを、上下に位置する導体ペースト20,21...の端部が導通口30a,31a...内で互いに重合するようにして、交互に印刷する

請求項（抜粋）：

ベースフィルム上に、コ字状に3/4周に亘る導体ペーストと、該導体ペーストの一端部を露出させる導通口を設けた絶縁性ペーストとを、上下に位置する導体ペーストの端部が前記導通口内で互いに重合するようにして、交互に印刷することを特徴とする積層チップインダクタの製造方法。

IPC (3件)：

H01F 41/04 ,  H01F 17/00 ,  H01F 41/10

FI (3件)：

H01F 41/04 C ,  H01F 17/00 D ,  H01F 41/10 C

Fターム (7件)：

5E062DD04 ,  5E070AA01 ,  5E070AB02 ,  5E070BA12 ,  5E070CB04 ,  5E070CB13 ,  5E070CB17