特許
J-GLOBAL ID：200903018712980623
競合処理の優先制御方法および優先制御回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平4-138144
公開番号（公開出願番号）：特開平5-334240
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 競合処理のない場合は優先制御回路の遅延時間を短縮し、特にシステムバスのバス権要求の優先制御の場合に、システムトータル的なバスアービトレーション性能の向上が可能な競合処理の優先制御方法および回路を提供する。【構成】 複数の処理要求を受け付けて集中制御する競合処理の優先制御回路1であって、処理要求が競合した場合の競合処理を行う競合処理回路2に、処理要求中のモジュール数が単一か否かを判別する単一要求判別回路3が並列接続されている。そして、優先制御回路1に接続される複数のモジュールからのバス権要求信号100-0〜100-nが1つだけ存在する場合に限り、競合処理回路2による競合処理に先行し、単一要求判別回路3によるバイパス経路を経由した処理が行われる。
請求項（抜粋）：
複数の処理要求を受け付けて集中制御する競合処理の優先制御方法であって、前記処理要求が1つだけ存在する場合に限って競合処理を行わずに処理することを特徴とする競合処理の優先制御方法。
引用特許：
前のページに戻る
