特許

J-GLOBAL ID：200903018721825762

半導体装置の製造方法

発明者： 松田 卓夫
出願人/特許権者： 宮崎沖電気株式会社 ,  沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-246757
公開番号（公開出願番号）：特開平10-092927
出願日： 1996年09月19日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 金属配線のステップカバレージが良くなる構造の半導体装置の製造方法を提供すること。【解決手段】 層間絶縁膜17上に犠牲絶縁膜19を設け、ビアフィルエッチング終了後、この犠牲絶縁膜19を選択的に、等方的なエッチングにより除去すること。また、この等方的なエッチングによって層間絶縁膜17のコンタクトホール21の上部の縁部分をテーパ形状にエッチングすること。

請求項（抜粋）：

電極が設けられた基板上に層間絶縁膜を形成し、該層間絶縁膜上に犠牲絶縁膜を形成する工程と、前記層間絶縁膜および犠牲絶縁膜を貫通して、前記電極の表面上にコンタクトホールを開口する工程と、前記犠牲絶縁膜の上方から前記コンタクトホールを埋め込むように導電膜を堆積する工程と、少なくとも前記層間絶縁膜中のコンタクトホール内に、前記導電膜を残存させるように、該導電膜をドライエッチング方法を用いて部分的に除去する工程と、前記犠牲絶縁膜を選択的に、かつ等方的にエッチング除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (3件)：

H01L 21/90 B ,  H01L 21/302 M ,  H01L 21/90 M