特許

J-GLOBAL ID：200903018740859252

クロック発生回路およびそれを用いた半導体記憶装置

発明者： 岡田 員幸
出願人/特許権者： エルピーダメモリ株式会社
代理人 (2件)： 後藤 洋介 ,  池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2003-136750
公開番号（公開出願番号）：特開2004-342212
出願日： 2003年05月15日
公開日（公表日）： 2004年12月02日
要約：

【課題】高速データ書込みクロックの信号波形を一周期目から等しくできる。【解決手段】レジスタ3の受けるCLK信号とイネーブル信号制御回路4の受ける書込みCMDとからタイミング調整されたDQSE信号を受ける内部クロック制御回路5は、フリップフロップ回路を形成する二つのNAND回路により、DQS信号の初段入力回路2から出力されるDQSin信号とDQSE信号とにより第一周期目の信号波形の入力でPチャネルトランジスタ(Q)を「オン」にし、第二周期目以降の信号波形が入力した際には「オフ」にする。インバータを介したDQSin信号から得られるDQSclk信号はPチャネルトランジスタ(Q)のドレイン・ソースを介して電源VDDに接続されているので、第一周期目の信号波形にのみ補助電位が与えられる。【選択図】 図1

請求項（抜粋）：

外部データストローブ信号を内部データストローブ信号に変換して、入力する外部データの保持タイミングに使用する内部クロック信号を生成する回路において、前記外部データの取込みを行なうデータイネーブル信号を受けた際に、第一周期目に発生する前記内部クロック信号に一定の電位を加え、第一周期目の出力波形を第二周目以降の出力波形と同一波形に形成して出力する内部クロック制御回路を備えることを特徴とするクロック発生回路。

IPC (1件)：

G11C11/407

FI (2件)：

G11C11/34 354C ,  G11C11/34 362S

Fターム (14件)：

5M024AA72 ,  5M024AA82 ,  5M024BB27 ,  5M024BB34 ,  5M024DD83 ,  5M024DD85 ,  5M024HH01 ,  5M024JJ03 ,  5M024JJ04 ,  5M024JJ40 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07

引用特許：

審査官引用 (2件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平11-310673   出願人：富士通株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願2000-195583   出願人：株式会社東芝