特許
J-GLOBAL ID：200903018759997141
同期型ダイナミックメモリを用いたプロセッサシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-231237
公開番号（公開出願番号）：特開平6-202943
出願日： 1993年09月17日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 プロセッサシステムにおいてその主記憶装置に同期型ダイナミックメモリを用い、メモリをシステム構成に最適になるように制御して、低コスト、高性能とする。【構成】 マイクロプロセッサ(MPU)101、主記憶装置(MS)102とその主記憶の制御部(104)を含むプロセッサシステムにおいて、MS102はクロック入力を持ち、複数のバンクを持つとともに複数のモードで動作する。MPU101、MS102、MC104にはクロックジェネレータから互いに同期したクロック信号を入力する。MC104には、同期型ダイナミックメモリのモードを設定する手段および複数のバンクを並列動作させる手段を持たせる。【効果】 プロセッサシステムに最適で、コストが安く、汎用性が高く、性能の高い主記憶装置を提供できる。
請求項（抜粋）：
プロセッサと、上記プロセッサからのアドレスによってアクセスされる主記憶装置と、上記プロセッサと上記主記憶装置とに接続された主記憶制御装置とを具備してなり、上記主記憶装置は、複数のメモリバンクと、動作モードを決めるモードレジスタとを有するメモリであり、上記主記憶制御装置は、上記プロセッサからの上記アドレスが上記メモリの上記モードレジスタをアクセスすることを検出し、該検出結果に応答して該アクセス時の設定情報を上記メモリの上記モードレジスタに転送するレジスタ制御部と、上記プロセッサからの先行と後続の連続した少なくとも二つのアクセスアドレスを格納するアドレスレジスタと、該アドレスレジスタに格納された上記二つのアクセスアドレスのそれぞれのバンク・フィールドの情報を比較するバンク・フィールド比較器と、上記それぞれのバンク・フィールドの情報が異なる場合に該バンク・フィールド比較器の出力に応答して上記二つのアクセスアドレスに対応する二つのアクセスの並列動作を指示するバンク動作起動指示信号を出力するメモリアクセス制御部とを含むことを特徴とするプロセッサシステム。
引用特許：
前のページに戻る
