特許

J-GLOBAL ID：200903018772023261

半導体素子パッケージ及びその製造方法

発明者： 高橋 良郎 ,  烏野 ゆたか ,  中久木 穂
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-302457
公開番号（公開出願番号）：特開平9-148477
出願日： 1995年11月21日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 加工が簡単で、製造歩留まりの向上、コストの低減化を図ることができる半導体素子パッケージ及びその製造方法を提供する。【解決手段】 素子実装キャビティを樹脂多層板の切削加工により形成した半導体素子パッケージにおいて、切削加工誤差以上の高さを有し、頭頂部のみ露出し、この頭頂部以外を多層基板樹脂中に埋設したパッケージ内配線導体102に接続する金属塊からなる柱状電極103を設ける。

請求項（抜粋）：

素子実装用キャビティを樹脂多層板の切削加工により形成した半導体素子パッケージにおいて、切削加工誤差以上の高さを有し、頭頂部のみ露出し、該頭頂部以外を多層基板樹脂中に埋設したパッケージ内配線導体に接続する、金属塊からなる柱状電極を具備することを特徴とする半導体素子パッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 21/60 311

FI (2件)：

H01L 23/12 L ,  H01L 21/60 311 S