特許
J-GLOBAL ID:200903018816939838
表示合成回路及び携帯用電子機器
発明者:
出願人/特許権者:
代理人 (1件):
西村 征生
公報種別:公開公報
出願番号(国際出願番号):特願2002-035136
公開番号(公開出願番号):特開2003-233366
出願日: 2002年02月13日
公開日(公表日): 2003年08月22日
要約:
【要約】【課題】 携帯用電子機器で処理能力の低いMPUを用いても画像をリアルタイムで合成し表示する。【解決手段】 この表示合成回路は、画像データDTAW,DTRW、合成論理データDTCWを記憶するフレームバッファ32〜34と、合成回路46とを備える。フレームバッファ32,34のデータバス,アドレスバスはフレームバッファ33のそれとは独立して時分割でMPUから制御可能である。画像データDTRWの各フレームは垂直同期信号に同期してフレームバッファ33に記憶され、画像データDTAW,合成論理データDTCWの各フレームは画像データDTRWの対応するフレームの記憶期間内に別個独立にMPUによりフレームバッファ32,34に記憶される。合成回路46は垂直帰線期間中の所定期間内に画像データDTAR,DTBRを合成論理データDTCRに基づき1画素ごとに合成する。
請求項(抜粋):
第1の画像データを記憶するための第1のフレームバッファと、カメラから供給される第2の画像データを記憶するための第2のフレームバッファと、前記第1の画像データと前記第2の画像データとを1画素ごとに合成するための合成論理データを記憶するための第3のフレームバッファと、前記第1の画像データと前記第2の画像データとを前記合成論理データに基づいて合成する合成回路とを備え、前記第1及び第3のフレームバッファに各々接続されるデータバス及びアドレスバスが前記前記第2のフレームバッファに接続されるデータバス及びアドレスバスとは別個独立に構成されているとともに、前記第1及び第3のフレームバッファに各々接続される前記データバス及び前記アドレスバスは、前記前記第2のフレームバッファに接続されるデータバス及びアドレスバスとは独立して時分割で外部から制御可能に構成され、前記第2の画像データの各フレームは、前記第2の画像データの垂直同期信号に同期して前記第2のフレームバッファに記憶され、前記第1の画像データの各フレーム及び前記合成論理データの各フレームは、前記第2の画像データの対応するフレームが前記第2のフレームバッファに記憶されている期間内に、別個独立に、前記第1及び第3のフレームバッファに外部から各々記憶され、前記合成回路は、前記垂直同期信号の垂直帰線期間中の所定期間内に、前記第1のフレームバッファから読み出された前記第1の画像データと、前記第2のフレームバッファから読み出された前記第2の画像データとを、前記第3のフレームバッファから読み出された前記合成論理データに基づいて1画素ごとに合成することを特徴とする表示合成回路。
IPC (3件):
G09G 5/00 530
, G09G 5/00 550
, H04N 5/262
FI (3件):
G09G 5/00 530 M
, G09G 5/00 550 M
, H04N 5/262
Fターム (27件):
5C023AA02
, 5C023AA11
, 5C023AA13
, 5C023AA37
, 5C023AA38
, 5C023BA11
, 5C023DA03
, 5C023DA08
, 5C023EA03
, 5C023EA10
, 5C082AA00
, 5C082AA01
, 5C082AA27
, 5C082BA02
, 5C082BA12
, 5C082BA34
, 5C082BA35
, 5C082BB01
, 5C082BB26
, 5C082BB44
, 5C082CA12
, 5C082CA56
, 5C082CA76
, 5C082DA61
, 5C082DA86
, 5C082MM02
, 5C082MM10
引用特許:
前のページに戻る