特許

J-GLOBAL ID：200903018818380773

ディジタルリレーのサンプリング同期方法

発明者： 興津 俊幸
出願人/特許権者： 株式会社明電舎
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-047998
公開番号（公開出願番号）：特開平8-251802
出願日： 1995年03月08日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 少ないバード構成で高信頼性のサンプリング同期が可能なディジタルリレーのサンプリング同期方法を提供する。【構成】 直/並変換器1a(1b)からの情報データを入力とするレジスタ群2a(2b),3a(3b)と、並/直変換器4a(4b)と、分離タイミング設定回路5a(5b)と、多重タイミング設定回路6a(6b)と、ロジック回路7a(7b)と、位相比較部10,11備え、多端子系統の電流差動保護継電システムを構築するリレー機能の一部として、通信設備に依存しないサンプリング同期をとる。

請求項（抜粋）：

ループ回線で各端末装置が接続され、中央継電装置及び端末装置でサンプリングデータを得て保護演算を行うディジタルリレーにおいて、各ノードのバスに接続した直/並変換器と、この直/並変換器の出力段に接続した情報レジスタ群と、この情報レジスタ群の出力段に接続した並/直変換器と、分離タイミング設定回路と、多重タイミング設定回路と、少なくとも前記並/直変換器の出力信号と多重タイミング設定回路の出力信号を入力条件とするロジック回路と、ソフトウェア処理されたデータの位相を比較する位相比較回路からなり、ソフトウェアにより各情報レジスタを参照、更新し、ハードウェアロジックにより実時間で情報データを直/並変換,並/直変換し、予め更新された送信用の情報レジスタの内容が該当フレーム内の情報エリアを更新しながら多重化し、フレーム通過時間をハードウェアロジックで計測し、下りデータで伝達された伝送遅延時間と下りデータの受信タイミングからサンプリング同期をとることを特徴とするディジタルリレーのサンプリング同期方法。

FI (2件)：

H02H 3/28 W ,  H02H 3/28 X