システムLSIおよびその初期設定方法

発明者：
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186739
公開番号（公開出願番号）：特開2001-015690
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】システムLSIの製造に要する経費を削減する。【解決手段】システムLSIの初期設定情報を保存したメモリのアドレス値(リセットベクタアドレス値)を格納するリセットベクタアドレス格納部201と、CPUコアから出力されたアドレス値とリセットベクタアドレス値とを比較した結果に基づいて、システムLSIの初期設定処理の実行を制御する選択信号203の有効・無効を切り換えるアドレス比較回路202と、何の処理も実行しないことを命ずるNOP命令コードを格納するNOP命令コード格納部204と、選択信号203が有効である場合、CPUコアにNOP命令を出力すると同時にメモリ内の初期設定情報をシステムLSIの初期設定信号として出力し、選択信号203が無効である場合、CPUコアから出力されたアドレス値に対応するメモリ内の情報を内部データバス107bに出力するデータ選択手段205とを具備する。

請求項（抜粋）：

システムLSIの初期設定情報を保存したメモリのアドレス値(リセットベクタアドレス値)を格納するリセットベクタアドレス格納部と、CPUコアから出力されたアドレス値と前記リセットベクタアドレス値とを比較した結果に基づいて、システムLSIの初期設定処理の実行を制御する選択信号の有効・無効を切り換えるアドレス比較回路と、何の処理も実行しないことを命ずるNOP命令コードを格納するNOP命令コード格納部と、前記選択信号が有効である場合、前記CPUコアにNOP命令を出力すると同時に前記メモリ内の初期設定情報をシステムLSIの初期設定信号として出力し、前記選択信号が無効である場合、前記CPUコアから出力されたアドレス値に対応する前記メモリ内の情報を内部データバスに出力するデータ選択手段とを具備することを特徴とするシステムLSI。

IPC (4件)：

H01L 27/04 , H01L 21/822 , G06F 1/24 , H01L 21/82

FI (3件)：

H01L 27/04 U , G06F 1/00 350 A , H01L 21/82

Fターム (12件)：

5B054AA01 , 5B054BB06 , 5B054CC05 , 5B054CC07 , 5F038CD07 , 5F038DF11 , 5F038EZ20 , 5F064AA04 , 5F064BB09 , 5F064BB12 , 5F064BB18 , 5F064DD20

前のページに戻る