特許

J-GLOBAL ID：200903018853506070

発振回路用並列正帰還型電界効果トランジスタ

発明者： 松ヶ谷 和沖 ,  田口 隆志 ,  上野 祥樹
出願人/特許権者： 日本電装株式会社 ,  新技術事業団
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-269069
公開番号（公開出願番号）：特開平8-130224
出願日： 1994年11月01日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】占有面積を小さくすることができる発振回路用並列正帰還型電界効果トランジスタを提供することにある。【構成】InP基板上の半導体積層体2の上において一対のソース電極3とドレイン電極4が配置されるとともに一対のソース電極3の配置位置とは反対側にドレイン電極4の接続部6aが配置され、ゲート電極6のゲート用延設部6bがソース電極3間を通してソース電極3とドレイン電極4との間に延びている。ドレイン電極4に凹部5が設けられ、凹部5内における同内壁面から所定の間隔を隔てた位置にゲート電極6のゲート用延設部6bから延びショットキー接合されたキャパシタ用延設部6cが配置されゲート電極6とドレイン電極4とがショットー接合にて形成された空乏層からなるキャパシタを介して接続されている。

請求項（抜粋）：

半絶縁性基板と、前記半絶縁性基板上に形成された化合物半導体層と、前記化合物半導体層の上に離間して配置された一対のソース電極と、前記化合物半導体層の上において前記ソース電極と所定の間隔をおいて対向配置されたドレイン電極と、前記化合物半導体層の上において前記一対のソース電極に対し前記ドレイン電極の配置位置とは反対側に配置された接続部から前記ソース電極間を通して前記ソース電極と前記ドレイン電極との間に延びるゲート用延設部を有するゲート電極とを備えた発振回路用並列正帰還型電界効果トランジスタであって、前記化合物半導体層上において前記ドレイン電極に凹部を設け、凹部内における同内壁面から所定の間隔を隔てた位置に前記ゲート電極のゲート用延設部から延び前記化合物半導体層とショットキー接合されたキャパシタ用延設部を配置し、前記ゲート電極と前記ドレイン電極とを、前記ショットキー接合にて形成された空乏層からなるキャパシタを介して接続したことを特徴とする発振回路用並列正帰還型電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778

FI (2件)：

H01L 29/80 L ,  H01L 29/80 H