特許

J-GLOBAL ID：200903018853551700

半導体装置およびその製造方法

発明者： 大川 成実
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-260443
公開番号（公開出願番号）：特開平10-321724
出願日： 1997年09月25日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 コンタクトホールの形成にあたって、自己整合法を、工程を増加させることなく安定して実現する半導体装置及びその製造方法を提供する。【解決手段】 基板上に領域1と領域2を有し、基板上の領域2に形成された導電層1からなる配線層と、その上に形成された絶縁膜1と、領域1及び絶縁膜1上に形成された絶縁膜2と、領域1において、基板表面に達し、絶縁膜2に形成された、径1を有するコンタクトホール1と、領域2において、絶縁膜1表面に達し、絶縁膜2に形成された、径1より大きい径2を有するコンタクトホール2と、コンタクトホール1内に埋め込まれた導電層2からなるプラグと、コンタクトホール2内の側壁に形成された、導電層2からなるサイドウォールと、配線層に達し、コンタクトホール2下に位置する絶縁膜1に形成された、径2より小さい径3を有するコンタクトホール3とを有する半導体装置又はその製造方法。

請求項（抜粋）：

半導体基板上に第1の領域と第2の領域とを有する半導体装置において、前記基板上の前記第2の領域に形成された第1の導電層からなる第1の配線層と、該第1の配線層を覆って形成された第1の絶縁膜と、前記第1の絶縁膜を覆って半導体基板上に形成された第2の絶縁膜と、前記第1の領域において、前記第2の絶縁膜を貫通し、前記基板表面に達し、第1の径を有する第1のコンタクトホールと、前記第2の領域において、第2の絶縁膜を貫通して前記第1の絶縁膜表面に達し、前記第1の径より大きい第2の径を有する第2のコンタクトホールと、前記第1のコンタクトホール内に埋め込まれた第2の導電層からなる第1の導電性プラグと、前記第2のコンタクトホール内の側壁上に形成され、該第2の導電層からなる導電性サイドウォールと、該第2のコンタクトホール下に位置する前記第1の絶縁膜を貫通して前記第1の配線層に達し、前記第2の径より小さい第3の径を有する第3のコンタクトホールとを有する半導体装置。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 21/90 A ,  H01L 21/28 L ,  H01L 21/28 301 T ,  H01L 27/10 621 Z ,  H01L 27/10 681 F