特許
J-GLOBAL ID：200903018854851324
半導体製造プロセス用マスク
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-198337
公開番号（公開出願番号）：特開2002-015981
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
要約：
【要約】【課題】 マスクブランクの各膜に発生する内部応力を調整することにより歪を低減するとともに、吸収体膜の部分的除去に基づく歪を低減して、マスクパターンの配置精度を向上した半導体製造プロセス用マスクを提供すること。【解決手段】 下地基板上に反射多層膜と吸収体膜とが成膜されてなる基本構造を備えた半導体製造プロセス用マスクにおいて、下地基板と反射多層膜との間に、反射多層膜および吸収体膜の内部応力から生ずるマスクの歪を是正するように内部応力を備えた応力調整膜を成膜する。なお、この応力調整膜の内部応力は略臨界応力とする。
請求項（抜粋）：
下地基板上に反射多層膜と吸収体膜とが成膜されてなる基本構造を備えた半導体製造プロセス用マスクにおいて、前記下地基板と前記反射多層膜との間に、前記反射多層膜および前記吸収体膜の内部応力から生ずるマスクの歪を是正するような内部応力を備えた応力調整膜を成膜したことを特徴とする半導体製造プロセス用マスク。
IPC (2件)：
FI (3件)：
G03F 1/16 A
, H01L 21/30 531 M
, H01L 21/30 502 P
2H095BA10
, 2H095BB25
, 2H095BB37
, 2H095BC11
, 2H095BC24
, 5F046AA25
, 5F046CB17
, 5F046GD05
, 5F046GD16
