特許
J-GLOBAL ID:200903018857565985

半導体素子搭載用パッケージ

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平6-249412
公開番号(公開出願番号):特開平8-115996
出願日: 1994年10月14日
公開日(公表日): 1996年05月07日
要約:
【要約】【目的】 金属板からなる電源層及び接地層が接着剤層を介して基板上に積層された半導体素子搭載用パッケージの反りを低減し、ダイ付け性、封止性を改良した新規な半導体素子搭載用パッケージを提供する。【構成】 金属板からなる電源層5及び接地層8が接着剤層6を介して基板4上に積層されたパッケージであって、該電源層5又は接地層8のうち、該基板と接着剤層を介して接合される層を構成する金属板のビッカース硬度が130以下となるように構成された半導体素子搭載用パッケージである
請求項(抜粋):
金属板からなる電源層及び接地層が接着剤層を介して基板上に積層されたパッケージであって、該電源層又は接地層のうち、該基板と接着剤層を介して接合される層を構成する金属板のビッカース硬度が130以下であることを特徴とする半導体素子搭載用パッケージ。

前のページに戻る