特許
J-GLOBAL ID：200903018865553899
データ流における誤りの識別、補正修整回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036134
公開番号（公開出願番号）：特開平5-075479
出願日： 1992年02月24日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 高いデータレート例えば40MBit/sより大のデータを有する連続データ流のデータを実時間で補正修整する冒頭に述べた形式の回路装置を提供することが本発明の目的である。【構成】 受信されたRS-データブロックにおける誤りの識別及び補正修整回路装置が提案される。チエン探索法(Chien Search)による零位置探索のための装置の出力側には見出された(検出された)誤り位置及び誤り値に対するスタックメモリが設けられており、該スタックメモリは順方向(アップ)-位置カウンタにより制御されるものである。補正修整後中には別のスタックメモリが設けられており、当該の別のスタックメモリは逆方向位置カウンタにより制御されて、当該のチエン探索法により求められた誤り位置及び誤り値の順序が反転される。
請求項（抜粋）：
RS符号化されたデータブロックのデータ語における誤りの識別、補正修整回路であって、下記の装置を有する即ち-Rsコード化されたデータブロックのデータ流におけるシンドロームを形成する装置を有し-形成されたシンドロームにおける消失を求める装置を有し-ユークリッド法(アルゴリズム)を適用する装置を有し上記ユークリッド法では下記関係式が成立ち、即ちTS(x) =(QS-1(x))TS-1(x)+TS-2(x),RS(x) =(QS-1(x))RS-1(x)+TS-2(x)及びQS-1(x)=RS-2(x)/RS-1(x)但しTS(x)は誤り位置多項式;RS(x)は誤り値多項式;QS-1(x)は中間値多項式であり、RS(x)及びRS(x)の正規化は最も低い係数RS(O)=δで行なわれ得、それによりRS(x)=RS(x)/δ,T(x)=TS(x)/δの関係が成立ち、-誤り(桁)位置Xk及び誤り値Ykを求める装置を有し、該装置は下記の関係式に従ってチェン探索法(Chien search)による零位置探索により誤り桁位置Xk及び誤り値Ykを求めるものであり、【数1】但しT′(Xk)は位置Xkにおける1次導関数であり-求められた誤り位置Xk及び誤り値Ykを用いて加わっているRSコード化されたデータブロック内での信号遅延伝播時間の適合されたデータブロックの補正修整のための装置を有する回路装置において-1つのデータブロック中に存在するデータ語のカウントアップのためと、チェン探索(Chien search)手法による零位置の検出の際、1つの目標値(x)の送出のためのアップカウンタ(22,23,24)を有し、-第1のスタックメモリ(25)を有し該第1スタックメモリ中には上記アップカウンタ(33,23,24)から送出されるカウント値(x)が書込可能であり、また、該カウント値は各データブロックの終りにて、第2スタックメモリ(27)内への書込のため読出可能であり、上記第2スタックメモリ(27)は制御信号によって制御可能であり、-第3のスタックメモリ(26)を有し該第3スタックメモリ中には上記第1スタックメモリ(25)中へのカウント値(x)のそのつどの書込と同時に上記誤り値(Yk)は書込可能であり、また該誤り値はデータブロックの終わりにて第4スタックメモリ(28)内へのそのつどの書込のため読出可能であり、上記第4スタックメモリ(28)は制御信号によって制御可能であり、-1つのブロック長の値から開始してダウンカウントのためのダウントカウンタ(29,30,31)を有し、-そのつど最も上位の桁位置にて上記第2のスタックメモリ(27)中に生じているカウント値を、上記ダウンカウンタ(29,30,31)から送出されたカウント値と比較する装置であって、上記両カウンタ値が相等しい場合制御信号を導出する比較装置を有し、-EXOR-段(34)を有し、該EXOR段の一方の入力側には当該制御信号に依存してそのつど最上位の桁位置に第4スタックメモリ(28)中に生じている誤り値(Xk)が供給され、それの他方の入力側には信号走作遅延時間の適合したデータ語が加わり、それの出力側には誤りの(修整)補正されたデータ語が取出可能であることを特徴とするデータ流における誤りの識別、補正修整回路装置。
IPC (2件)：
H03M 13/00
, G06F 11/10 330
