半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-326550
公開番号（公開出願番号）：特開2001-144269
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】信頼性の高い半導体装置を提供する。【解決手段】半導体装置は、情報を記憶するメモリセル領域に接続される周辺回路領域を備える。トランジスタ75は、シリコン基板1と、ゲート電極7と、ソース領域5bおよびドレイン領域5aと、シリコン窒化膜10と、高濃度不純物領域4bに達するコンタクトホール14bを有する層間絶縁膜12と、コンタクトホール14bを充填する配線13bとを備える。高濃度不純物領域4bと低濃度不純物領域3bとの間の境界は層間絶縁膜12と配線13bとの界面によって規定される。

請求項（抜粋）：

情報を記憶するメモリセル領域に接続される周辺回路領域を備え、前記周辺回路領域は、半導体基板と、その半導体基板の上にゲート絶縁膜を介在させて形成されたゲート電極と、前記ゲート電極の側壁近傍の前記半導体基板に形成された不純物領域と、前記不純物領域の第1領域を覆うように前記ゲート電極の側壁に形成された側壁絶縁膜と、前記半導体基板の上に形成され、前記不純物領域の第2領域を露出させる孔を有する層間絶縁膜と、前記第2領域に接触して前記孔を充填するように前記側壁絶縁膜と前記層間絶縁膜との上に形成された導電層とを備え、前記第1の領域と前記第2の領域との間の境界は、前記側壁絶縁膜と前記導電層との界面によって規定される、半導体装置。

IPC (6件)：

H01L 27/108 , H01L 21/8242 , H01L 21/28 , H01L 21/768 , H01L 29/78 , H01L 21/336

FI (6件)：

H01L 21/28 L , H01L 27/10 681 G , H01L 21/90 C , H01L 27/10 681 F , H01L 29/78 301 L , H01L 29/78 301 Y

Fターム (57件)：

4M104AA01 , 4M104BB01 , 4M104BB40 , 4M104CC01 , 4M104DD16 , 4M104DD17 , 4M104EE09 , 4M104EE17 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 4M104HH20 , 5F033HH04 , 5F033JJ04 , 5F033KK01 , 5F033LL04 , 5F033NN40 , 5F033QQ09 , 5F033QQ10 , 5F033QQ25 , 5F033QQ37 , 5F033RR04 , 5F033RR06 , 5F033TT08 , 5F033VV16 , 5F033XX15 , 5F040DB01 , 5F040DB03 , 5F040EA08 , 5F040EC07 , 5F040EF02 , 5F040EF03 , 5F040EF18 , 5F040EH02 , 5F040EH03 , 5F040EH05 , 5F040EH08 , 5F040EJ09 , 5F040FA05 , 5F040FA07 , 5F040FA10 , 5F040FA16 , 5F083AD00 , 5F083GA02 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083LA01 , 5F083LA03 , 5F083LA07 , 5F083LA21 , 5F083MA01 , 5F083MA06 , 5F083MA19 , 5F083PR29 , 5F083ZA29

前のページに戻る