特許

J-GLOBAL ID：200903018888472950

薄膜抵抗素子をもつ半導体集積回路装置

発明者： 八井田 収 ,  清水 映 ,  高松 恭彦 ,  根来 宝昭
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-246573
公開番号（公開出願番号）：特開平5-063144
出願日： 1991年08月30日
公開日（公表日）： 1993年03月12日
要約：

【要約】【目的】 高抵抗多結晶シリコン膜の抵抗率を場所的に一様にする。【構成】 フィールド酸化膜6上に多結晶シリコン膜の高抵抗領域8とその両端のコンタクト用低抵抗領域10とからなる薄膜抵抗素子が形成されている。抵抗素子上には層間絶縁膜18が形成され、両端の低抵抗領域10上には層間絶縁膜18にコンタクトホール20が開けられ、コンタクトホール20を介して低抵抗領域10と接続されるメタル配線22が形成されている。高抵抗領域8を覆うようにメタル配線22と同時に形成されたメタル膜24が形成されており、メタル膜24は高抵抗領域8から低抵抗領域10に及んで形成されており、高抵抗領域8の全てを覆っている。

請求項（抜粋）：

多結晶シリコン膜に不純物が導入されて抵抗率が調整され、パターン化されて高抵抗領域が形成された薄膜抵抗素子をもつ半導体集積回路装置において、前記薄膜抵抗素子の高抵抗領域上が層間絶縁膜を介してメタル膜で覆われていることを特徴とする半導体集積回路装置。

引用特許：

審査官引用 (3件)

• 特開平2-281752
  
• 特開平3-089549
  
• 特開平1-300552