特許

J-GLOBAL ID：200903018900586479

サーミスタ素子の製造方法

発明者： 砂原 博文 ,  米田 康信 ,  坂部 行雄
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平3-310737
公開番号（公開出願番号）：特開平5-152103
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：

【要約】 (修正有)【目的】 許容電流値が高く、しかも、抵抗値の選択自由度が高いサーミスタ素子を得ることができる製造方法を提供する。【構成】 本発明にかかるサーミスタ素子の製造方法は、セラミックグリーンシートそれぞれの一面上に焼失成分が混入されたポーラス層形成用ペーストを塗布して所定パターンを形成する工程と、所定パターンそれぞれの延出側端部が交互に対向する位置に配置されるようにして各セラミックグリーンシートを積層し、延出側端部の端面が異なる側面上に露出した積層体を形成する工程と、この積層体を焼成して得られた焼成体4を急冷処理した後、ポーラス状となった所定パターン内に内部電極6を形成し、かつ、これらの内部電極6それぞれの端面が露出した焼成体4の各側面上に外部電極7を形成する工程とを含むことを特徴としている。

請求項（抜粋）：

サーミスタ特性を有するセラミックグリーンシート(1)それぞれの一面上に焼失成分が混入されたポーラス層形成用ペーストを塗布し、各セラミックグリーンシート(1)の一端部まで延出された所定パターン(2)を形成する工程と、所定パターン(2)それぞれの延出側端部(2a,2b)が交互に対向する位置に配置されるようにして各セラミックグリーンシート(1)を積層し、各所定パターン(2)の延出側端部(2a,2b)の端面が異なる側面(3a,3b)上それぞれに露出した積層体(3)を形成する工程と、この積層体(3)を焼成して得られた焼成体(4)を急冷処理した後、ポーラス状となった所定パターン(2)内に内部電極(6)を形成し、かつ、これらの内部電極(6)それぞれの端面が露出した焼成体(4)の各側面(4a,4b)上に外部電極(7)を形成する工程とを含むサーミスタ素子の製造方法。

IPC (2件)：

H01C 7/04 ,  H01C 17/00