特許

J-GLOBAL ID：200903018912550666

固体撮像素子

発明者： 田中 誠
出願人/特許権者： 富士電機デバイステクノロジー株式会社
代理人 (1件)： 山本 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-037350
公開番号（公開出願番号）：特開2007-221283
出願日： 2006年02月15日
公開日（公表日）： 2007年08月30日
要約：

【課題】ノイズの影響を排除することで高精度なセンサ出力が得られる小面積の固体撮像素子を提供する。【解決手段】固体撮像素子100の回路は、フォトダイオード1と積分回路2およびサンプルホールド回路101から構成。スイッチ回路102は、サンプルホールド用のnMOSFET3と、これと同じ導電型のノイズキャンセル用のnMOSFET51を並列接続し、ドレインをオープンにした回路である。ゲート信号を伝送する配線Pは分岐して配線Qと反転回路53を介して配線Rとなり、配線Qはサンプルホールド用のnMOSFET3のゲート12と接続し、配線Rはノイズキャンセル用のnMOSFET51のゲート52と接続する。nMOSFET51のゲート・ソース間の寄生容量C2によって、nMOSFET3のゲート・ソース間の寄生容量C1を介してコンデンサ5に入り込むノイズをキャンセルして、高い精度の固体撮像素子を提供できる。【選択図】図1

請求項（抜粋）：

光を電荷に変換する素子と、前記電荷を積分して電圧に変換する積分回路と、該積分回路で変換された電圧をサンプリングするためのスイッチ回路および前記電圧をホールドする容量からなるサンプルホールド回路と、が第1導電形半導体基板に形成された固体撮像素子において、 前記スイッチ回路が、前記第1導電形半導体基板の表面層に第2導電形の第1領域と、該第1領域に形成された第1導電型の第1MOSFETおよび第2MOSFETとを備え、前記第1MOSFETのソース・ドレイン領域の一領域と前記第2MOSFETのソース・ドレイン領域の一領域を接続し、該接続点と前記電圧をホールドする容量の一端と接続し、前記第1MOSFETのソース・ドレイン領域の他領域と前記積分回路の出力側と接続し、前記第2MOSFETのソース・ドレイン領域の他領域が浮遊状態であることを特徴とする固体撮像素子。

IPC (2件)：

H04N 5/335 ,  H01L 27/146

FI (3件)：

H04N5/335 Z ,  H01L27/14 A ,  H04N5/335 E

Fターム (20件)：

4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA03 ,  4M118DD04 ,  4M118DD12 ,  4M118FA06 ,  4M118FA33 ,  5C024CX03 ,  5C024GX03 ,  5C024GX16 ,  5C024GX18 ,  5C024GY31 ,  5C024HX02 ,  5C024HX13 ,  5C024HX35 ,  5C024HX40 ,  5C024HX41 ,  5C024HX53

引用特許：

出願人引用 (1件)

• 特許2001-119007号公報