特許
J-GLOBAL ID：200903018925196390
半導体素子の製造方法及びその製造装置
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-159556
公開番号（公開出願番号）：特開平11-008210
出願日： 1997年06月17日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 配線自身の膜減りを防ぎ、的確な配線を施すことができる半導体素子の製造方法及びその製造装置を提供する。【解決手段】 半絶縁性GaAs基板101上にTi膜102、W膜103を積層し、このW膜103上にレジストパターン105を形成する工程と、該基板をメッキ装置に装着し、メッキ液110を導入し、該基板表面をメッキ液110に浸漬するとともに、該基板に陽極を接続して直流電流を流す工程と、引き続き該基板に陰極を接続して直流電流を流し、電解メッキする工程とを順に施す。
請求項（抜粋）：
(a)基板上に第1の膜、第2の導電膜を積層し、該第2の導電膜上にレジストパターンを形成する工程と、(b)該基板をメッキ装置に装着し、メッキ液を導入し、該基板表面をメッキ液に浸漬するとともに、該基板に陽極を接続して直流電流を流す工程と、(c)引き続き該基板に陰極を接続して直流電流を流し、電解メッキする工程とを順に施すことを特徴とする半導体素子の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/288 E
, C25D 7/00 J
