特許

J-GLOBAL ID：200903018935502928

表示装置

発明者： 森井 秀樹
出願人/特許権者： シャープ株式会社
代理人 (1件)： 原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-365155
公開番号（公開出願番号）：特開2003-167269
出願日： 2001年11月29日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】 配線インピーダンスを低減することにより、表示品位の向上を図ることのできる表示装置を提供する。【解決手段】 CS配線7は、CSバスライン7a、CS幹配線7b、ゲート側配線7c、およびソース側配線7dからなる。CS幹配線7bは、ゲート側配線7cおよびソース側配線7dと接続される。ゲート側配線7cは、その一部がTAB11上に形成され、また隣り合うTAB11・11間に形成されたゲート側配線7cの一部は、アクティブマトリクス基板1上に形成されている。アクティブマトリクス基板1とTAB11およびTAB15とはACFを介して接続されている。ゲート側配線7cは、ソース側配線7dとCS幹配線7bとが接続された部分に対して、最も遠い位置に配されたTAB11からCS幹配線7bに接続される。

請求項（抜粋）：

複数のスイッチング素子、各スイッチング素子に接続された複数の画素電極、該画素電極の電荷を保持するための複数の容量バスライン、該容量バスラインを束ねる容量幹配線、上記各スイッチング素子のゲート電極に接続されたゲートバスライン、および上記各スイッチング素子のソース電極に接続されたソースバスラインを有するアクティブマトリクス基板と、上記ゲートバスラインを駆動するためのゲート駆動回路を有するゲート実装基板と、上記ソースバスラインを駆動するためのソース駆動回路を有するソース実装基板とを備え、上記ゲート実装基板およびソース実装基板上には、上記容量幹配線に接続される入力配線が形成されている表示装置において、上記入力配線は、一部が上記ゲート実装基板上に形成され、かつ、ゲート実装基板上から上記容量幹配線に接続されるゲート入力配線と、一部が上記ソース実装基板上に形成され、かつ、ソース実装基板上から上記容量幹配線に接続されるソース入力配線とからなり、上記ゲート入力配線は、上記ソース入力配線と上記容量幹配線とが接続された部分に対して、最も遠い位置に配されたゲート実装基板から上記容量幹配線に接続され、上記ゲート入力配線のうち、隣り合うゲート実装基板間に形成されたゲート入力配線の一部は、上記アクティブマトリクス基板上に形成されていることを特徴とする表示装置。

IPC (5件)：

G02F 1/1368 ,  G02F 1/1345 ,  G09F 9/00 346 ,  G09F 9/00 348 ,  G09F 9/35

FI (5件)：

G02F 1/1368 ,  G02F 1/1345 ,  G09F 9/00 346 A ,  G09F 9/00 348 ,  G09F 9/35

Fターム (32件)：

2H092GA24 ,  2H092GA44 ,  2H092GA48 ,  2H092GA50 ,  2H092HA06 ,  2H092HA12 ,  2H092HA19 ,  2H092HA25 ,  2H092JA24 ,  2H092JB69 ,  2H092KB04 ,  2H092NA01 ,  2H092NA28 ,  5C094AA02 ,  5C094AA25 ,  5C094BA02 ,  5C094BA43 ,  5C094CA19 ,  5C094DB01 ,  5C094DB10 ,  5C094EA10 ,  5C094HA08 ,  5G435AA01 ,  5G435AA16 ,  5G435BB12 ,  5G435EE34 ,  5G435EE36 ,  5G435EE40 ,  5G435EE47 ,  5G435KK05 ,  5G435KK09 ,  5G435LL08