特許
J-GLOBAL ID:200903018942372649
ソース領域をエッチングおよび注入するための方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-306043
公開番号(公開出願番号):特開平7-211811
出願日: 1994年12月09日
公開日(公表日): 1995年08月11日
要約:
【要約】【目的】 フラッシュEPROMデバイスを含むモノリシック集積回路を作るための方法を企図する。【構成】 アレイ12および冗長選択領域20内の自己整列ソース領域は、自己整列ソース領域を開けるために、かつ下にあるシリコン基板48に軽い適用量のリンを直接に注入するために単一マスクを用いて与えられる。その後のウェットエッチングを介する、エッチングされた領域内の残留物の注意深い制御および除去は、注入縁がその後の横方向拡散/ドライブインのために異方性に制御および分離されるのを確実にするのに役立つ。したがって、アレイ内および冗長選択領域内の複数個のトランジスタのフラッシュEPROMデバイスは、プロセス制御され、しきい値スキューイングにおける大いなる減少を示す。
請求項(抜粋):
プログラマブルコア領域およびプログラマブル冗長選択領域内のソース領域をエッチングおよび注入するための方法であって、冗長選択領域およびコア領域を有する半導体基板を設ける工程と、前記基板上のフィールド酸化物を選択的にエッチングして、前記冗長選択領域内に酸化物開口を形成し、前記コア領域内に1対の実質的に平行なフィールド酸化物ストリップを形成する工程と、前記酸化物開口内と前記基板上とにポリシリコンをパターン化して、前記冗長選択領域内にコントロールポリシリコンストリップを形成し、前記コア領域内に1対の実質的に平行なポリシリコンワードストリップを形成する工程とを含み、前記ポリシリコンワードストリップは、前記フィールド酸化物ストリップに実質的に直角をなし、さらに前記半導体基板の上部トポグラフィ上にフォトレジストを置く工程と、単一マスクを用いる前記フォトレジストを選択的に除去して、(i)前記コントロールポリシリコンストリップの一方の側の前記酸化物開口の一部と、(ii)前記1対のポリシリコンワードストリップの間の領域との上にあるフォトレジストウィンドウを形成する工程と、前記コア領域内の前記フォトレジストウィンドウの下の前記フィールド酸化物ストリップをプラズマエッチングし、同時に、前記冗長選択領域内の前記フォトレジストウィンドウの下に形成された自然酸化物をエッチングする工程と、前記フォトレジストウィンドウの直接下の前記基板から、前記プラズマエッチング工程から生じる残留物を実質的に除去する工程と、前記フォトレジストウィンドウを介して前記基板に直接に不純物を軽く注入して、前記冗長選択領域および前記コア領域内に、それぞれ第1および第2のソース領域を形成する工程とを含む、方法。
IPC (4件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L 29/78 371
, H01L 27/10 434
引用特許: